André Castelan
"Em teoria não há diferença entre a pratica e a teoria, já na pratica..."

terça-feira, 1 de abril de 2014

Inscrição abertas para treinamentos em FPGA

Centro Treinamento - By Andre_Final

Visando atender a demanda de treinamentos em Tecnologia FPGA estão abertas turmas junto ao Centro Oficial de Treinamento Altera na América do Sul, a Macnica DHW e com o instrutor André Castelan Prado.

São necessários pelo menos 10 alunos para fechar uma turma, o custo por aluno e por módulo é de R$430,00. O Treinamento acontecerá aos sábados! Das 09 às 18 horas. Ao todo serão 48 horas em cursos de formação profissional distribuídos entre os dias 26 de Abril e 05 de Julho de 2014 nas cidades de São Paulo, Campinas, Florianópolis, Porto Alegre e Curitiba.

As primeiras turmas abertas são de introdução a VHDL e Quartus II Foundation nas cidades de Florianópolis (26/04 e 31/05) e Porto Alegre (10/05 e 28/06). Faça a pré inscrição para os outros cursos nas demais cidades e entraremos em contato assim que os locais forem definidos.

Inscrição Porto Alegre e Florianópolis clicando aqui.

Pré inscrição para os demais cursos clicando aqui.

Cursos disponíveis 



- Introduction to VHDL

Ideal para quem não conhece a linguagem ou nunca utilizou a linguagem com FPGAs. A abordagem teórica é intercalada com práticas de laboratórios utilizando um kit de desenvolvimento, possibilitando a exploração da linguagem já inserida no contexto dos FPGAs.

O enfoque é voltado para a boa utilização da linguagem em projetos com FPGAs da Altera, servindo como uma base sólida para o desenvolvimento de projetos em lógica programável.


- Quartus II Design Series: Foundation

Fundamentos da ferramenta Quartus II, desde a criação do projeto, passando por grande parte das configurações de projeto possíveis, até a compilação e configuração do FPGA.

Pessoas experientes na ferramenta também são bem-vindas – certamente irão aprender alguma funcionalidade que não conheciam e que, muitas vezes, acaba facilitando bastante o trabalho.


- Quartus II Design Series: Debug and Analysis

Conheça as diversas ferramentas de depuração disponíveis no Quartus que irão facilitar a depuração de seus projetos, permitindo acesso aos sinais e dados internos do FPGA em tempo de execução.

Aprenda como analisar o consumo de potência do FPGA em seu projeto e resolver problemas de interferência entre pinos do FPGA. Para quem já utiliza algumas destas ferramentas terá a possibilidade de conhecer as demais e aprender recursos avançados das ferramentas de depuração que já utiliza.


- Qsys System Integration Tool

Qsys é a ferramenta de integração da Altera que permite criar sistemas completos em minutos através da integração de uma vasta biblioteca de componentes fornecidos.

Além disso a ferramenta fornece recursos de simulação e depuração, além da criação de componentes customizados com interfaces padrão, facilitando o trabalho em times e a reutilização de componentes.

É possível utilizar o Qsys em qualquer projeto, reduzindo o time to market, facilitando o reuso de componentes e a depuração.


- Designing with the Nios II Processor (and Qsys)

Tudo o que você precisa saber para começar a utilizar o processador embarcado Nios II em seu FPGA Altera.

Começando por uma visão geral do Qsys, passando pela instanciação e parametrização do processador, fluxo de desenvolvimento de software e finalizando com chave de ouro, implementando uma instrução customizada para o processador – uma vantagem do processador Nios II, que permite acelerar a execução do software.

Tudo isso fazendo passo a passo em um kit de desenvolvimento.


- Introduction SoC

Esse treinamento foi preparado para ajudar os novos desenvolvedores na tecnologia Altera FPGA SoC a entender a arquitetura dos FPGA Cyclone V e Arria V SoC.

Para isso, serão apresentados fundamentos básicos dos FPGA SoC, incluindo informações sobre o Hard Processor System e sobre como configurar e utilizar o kit de desenvolvimento Helio Board.

Também será apresentada uma visão geral dos fluxos de desenvolvimento de hardware e de software para essa tecnologia. O instrutor, e alguns exercícios, guiarão você por passos básicos para configurar, programar e utilizar uma Helio Board com FPGA SoC.


Contato


sábado, 1 de fevereiro de 2014

Treinamento oficial Altera em FPGA

Estou vendo a possibilidade de lecionar treinamentos oficiais Altera de FPGA.

Preparei um questionário para mapear o público interessado em treinamento FPGA: https://docs.google.com/forms/d/15fNg2rYtb4vr-cA9qzPFw7USPXWqNnY8oljvncy3dYs/viewform

Agradeço a colaboração

segunda-feira, 28 de outubro de 2013

Novos posts no embarcados! 28/10

Fala pessoal, como prometido meus novos posts:

"Hello World com FPGA - Piscando um led" http://lnkd.in/bcDTRFY
"VHDL Básico Parte 1 - Entidade" - http://lnkd.in/bPV22XB
"Treinamentos gratuitos em FPGA" - link

quinta-feira, 10 de outubro de 2013

Novos posts no embarcados

Como previamente dito estou participando como colaborador do portal embarcados, ultimamente tenho feito crossposts do meu blog no embarcados e por isto não estou colocando os novos posts aqui, para quem quiser acompanhar os crossposts:

Para se manter atualizado em FPGA: clique aqui
Kits de desenvolvimento em FPGA: clique aqui

O próximo deve ser inédito sobre otimização de espaço em FPGA :)

abs

segunda-feira, 16 de setembro de 2013

Novo site e TIMING em FPGA

Fala pessoal! Fui convidado pelo Diego Sueiro a fazer parte do portal http://www.embarcados.com.br/ . É um projeto bem interessante, a intenção é ser um portal de referencia na área de sistemas embarcados, para isto uma equipe foi montada com especialistas nas diversas competências necessárias para desenvolver sistemas embarcados. Vou escrever lá sobre a parte de FPGA e como não tenho pique para manter dois blogs este vai ficar um pouco de lado, devo postar aqui os títulos dos meus artigos do embarcados e apontar para lá.

Este é meu post inicial: http://www.embarcados.com.br/posts/arquiteturafpgatiming/
Espero que curtam e que este projeto dê muitos frutos!

Abraços