Simulando o Nios II. Processador softcore da Altera.

Olá pessoal,

Em um tutorial passado apresentei a vocês a ferramenta Modelsim, que possibilita simular o comportamento de circuitos descritos em linguagens de descrição de hardware, tais como VHDL e Verilog. O exemplo apresentado foi simples, mas possivelmente já serviu de ponto de partida para o aprendizado de linguagens de descrição de hardware , pois possibilita testar os conceitos sem a utilização de um FPGA físico.

 O tutorial de hoje dará mais um passo no mundo da simulação, e de quebra seremos apresentados ao processador softcore Nios II. Este tutorial fará parte de um conjunto de artigos onde pretendo apresentar a vocês o processador Nios. Neste conjunto de tutoriais pretendo apresentar:

• Arquitetura do Nios II;
• Simulação do Nios no Modelsim;
• Implementação de Componentes customizados que fazem interface com o Nios;
• Port do uClinux para o Nios.

Este primeiro artigo irá contemplar os dois primeiros itens da lista.

Tipos de Reset em FPGA: Reset síncrono, Reset assíncrono e Reset híbrido.

A escolha de um esquema de reset tem grande impacto no desempenho, utilização de lógica e robustez de um projeto. Ainda hoje não há uma unanimidade de um melhor reset para todas as situações então é necessário verificar qual o melhor reset para as suas necessidades, discussões sobre esquemas de reset são quase como discutir religião.

No geral existem três opções: Reset síncrono, Reset assíncrono e um híbrido dos dois resets. Neste artigo pretendo discutir um pouco sobre os pros e cons de cada um deles

Livros em FPGA

Como bem sabemos na nossa área é MUITO importante estar sempre se aperfeiçoando para não ficar para trás, acabou de chegar aqui em casa o livro Advanced FPGA Design...

Gerador de código VHDL!

Como bem sabido VHDL é uma linguagem extremamente tipada o que faz a gente escrever muito para dizer pouco :)

90% dos meus designs em VHDL seguem um padrão, eles tem uma máquina de estados, dois processes sendo um para a parte combinacional e outra para a parte sequencial do design, bibliotecas básicas de aritmética (numeric.std) e lógica (1164) a parte combinacional recebendo a sequencial e etc. Esse estilo de codificação segue muito do que o Pong. P Chu propõe em seu livro RTL Hardware Design using VHDL. E quando algo é padrão nada melhor do que fazer um script para diminuir a parte burocrática de escrever um novo módulo em VHDL e ir direto ao que interessa.