Novos posts no embarcados

Como previamente dito estou participando como colaborador do portal embarcados, ultimamente tenho feito crossposts do meu blog no embarcados e por isto não estou colocando os novos posts aqui, para quem quiser acompanhar os crossposts:

Para se manter atualizado em FPGA: clique aqui
Kits de desenvolvimento em FPGA: clique aqui

O próximo deve ser inédito sobre otimização de espaço em FPGA :)

abs

Novo site e TIMING em FPGA

Fala pessoal! Fui convidado pelo Diego Sueiro a fazer parte do portal http://www.embarcados.com.br/ . É um projeto bem interessante, a intenção é ser um portal de referencia na área de sistemas embarcados, para isto uma equipe foi montada com especialistas nas diversas competências necessárias para desenvolver sistemas embarcados. Vou escrever lá sobre a parte de FPGA e como não tenho pique para manter dois blogs este vai ficar um pouco de lado, devo postar aqui os títulos dos meus artigos do embarcados e apontar para lá.

Este é meu post inicial: http://www.embarcados.com.br/posts/arquiteturafpgatiming/
Espero que curtam e que este projeto dê muitos frutos!

Abraços

FPGAs substituindo microcontroladores simples?

Muito se fala de se utilizar FPGA onde se faz necessário processar uma grande quantidade de dados, em produtos de alto valor agregado como eu coloquei aqui no artigo introdutório sobre FPGA:

Simulando o Nios II. Processador softcore da Altera.

Olá pessoal,

Em um tutorial passado apresentei a vocês a ferramenta Modelsim, que possibilita simular o comportamento de circuitos descritos em linguagens de descrição de hardware, tais como VHDL e Verilog. O exemplo apresentado foi simples, mas possivelmente já serviu de ponto de partida para o aprendizado de linguagens de descrição de hardware , pois possibilita testar os conceitos sem a utilização de um FPGA físico.

 O tutorial de hoje dará mais um passo no mundo da simulação, e de quebra seremos apresentados ao processador softcore Nios II. Este tutorial fará parte de um conjunto de artigos onde pretendo apresentar a vocês o processador Nios. Neste conjunto de tutoriais pretendo apresentar:

• Arquitetura do Nios II;
• Simulação do Nios no Modelsim;
• Implementação de Componentes customizados que fazem interface com o Nios;
• Port do uClinux para o Nios.

Este primeiro artigo irá contemplar os dois primeiros itens da lista.

Tipos de Reset em FPGA: Reset síncrono, Reset assíncrono e Reset híbrido.

A escolha de um esquema de reset tem grande impacto no desempenho, utilização de lógica e robustez de um projeto. Ainda hoje não há uma unanimidade de um melhor reset para todas as situações então é necessário verificar qual o melhor reset para as suas necessidades, discussões sobre esquemas de reset são quase como discutir religião.

No geral existem três opções: Reset síncrono, Reset assíncrono e um híbrido dos dois resets. Neste artigo pretendo discutir um pouco sobre os pros e cons de cada um deles

Livros em FPGA

Como bem sabemos na nossa área é MUITO importante estar sempre se aperfeiçoando para não ficar para trás, acabou de chegar aqui em casa o livro Advanced FPGA Design...

Gerador de código VHDL!

Como bem sabido VHDL é uma linguagem extremamente tipada o que faz a gente escrever muito para dizer pouco :)

90% dos meus designs em VHDL seguem um padrão, eles tem uma máquina de estados, dois processes sendo um para a parte combinacional e outra para a parte sequencial do design, bibliotecas básicas de aritmética (numeric.std) e lógica (1164) a parte combinacional recebendo a sequencial e etc. Esse estilo de codificação segue muito do que o Pong. P Chu propõe em seu livro RTL Hardware Design using VHDL. E quando algo é padrão nada melhor do que fazer um script para diminuir a parte burocrática de escrever um novo módulo em VHDL e ir direto ao que interessa.